Astera Labs推出全球第一个适用于PCI Express 4.0和5.0解决方案的智能复位时器产品组合

分享：

专为工作负载优化平台而设计，以支持高带宽、超低延迟的新服务器骨干

Astera Labs智能网络数据分发的领导厂商，今日推出针对PCI Express® (PCIe®) 4.0和5.0技术的Aries智慧复位时器(Smart Retimer)产品组合。Aries智能复位时器主要在使系统设计人员即使在PCIe 5.0技术的32 GT/s速度下，也可以轻松地将讯号传输距离加倍并实现即插即用互操作，而不会影响互连拓扑。Astera Labs是第一家为最高32个双向通道的PCIe 4.0和5.0应用提供实用的智能复位时器SoC的公司。

Astera Labs执行长Jitendra Mohan表示：「Astera Labs致力于消除瓶颈，无论它们出现在系统中的哪个位置。我们没有透过增量方法来增加带宽能力，而是采用一种全新的方法来优化我们的复位时器，以适用于需要低延迟和云端规模管理能力的工作负载优化平台。我们的Aries产品组合在云端中设计并且服务于云端，它让我们成为PCIe复位时器产业解决方案的先驱。」

新闻亮点

异质运算和工作负载优化平台正在重新定义下一代服务器中的连接骨干。这种新的骨干需要更快速度和更低延迟的互连。速度为16 GT/s的PCIe 4.0和32 GT/s的PCIe 5.0的部署有助于实现这种高速连接，但需要高速讯号传输距离扩展解决方案来克服讯号完整性的挑战。复位时器在PCIe 4.0规范中被首次定义，它透过补偿讯号损失，重新传输讯号的新副本，从而有效地将root-complex和end-point设备之间的距离加倍。

Aries智能复位时器设计用于轻松消除以数据为中心的应用中PCIe 4.0和PCIe 5.0互连的讯号完整性问题。
- 采用创新的架构，使复位时器平台能够学习、自动适应和选择优化后的调整，以实现稳健的连结和即插即用的互操作
- 与其他解决方案相比，功耗降低了一半，延迟大幅降低，并且使用的组件减少了一半。
- 让数据中心系统设计人员可以进行前瞻性的系统设计，所提供的距离扩展解决方案可轻松、快速地从PCIe 4.0扩展到5.0架构。
- 设计为支持范围广泛的系统拓扑和应用，包括所有PCIe频率模式（SRIS、公共频率和SRNS），多种分岔组合（1x16、2x8、4x4等）以及Intel®复位时器规范。
- PCIe 4.0的Aries复位时器目前正成功地用在客户的设计中。
Astera Labs已与Amazon Web Services (AWS)和全球第一大半导体代工厂台积电(TSMC)合作，以推出在整个供应链中具有创新性的解决方案。
- Astera Labs仅在云端中进行产品开发，是首批完全在云端中开发复杂SoC并实现高度营运灵活性的公司之一。这种方式使得Astera Labs可以加快产品上市时间，降低成本，并进行深入的模拟，以确保高质量的设计。
- Astera Labs与台积电合作，利用台积电业界领先的制程技术进行智慧复位时器的生产，从而使其能够迅速提高产量以满足客户需求。

台积电北美业务管理资深副总裁Bradford Paulsen表示：「我们与Astera Labs合作制造其Aries智能复位时器的结果令我们感到非常高兴，该产品设计用于改善工作负载优化平台的互连。我们持续加强台积电在技术领先地位、卓越制造和客户信任方面三位一体的优势，这让我们能够充分满足每位客户的要求。」

产品供货情况

Aries复位时器产品组合支持PCIe 4.0和PCIe 5.0架构，提供x16、x8和x4规格尺寸。

资源

影片:PCIe复位时器概览
部落格:PCI Express复位时器VS重驱动：惊人的差异
演示:PCI Express复位时器与NVMe SSD的应用
网络研讨会:拯救者复位时器 (新闻来源：Astera Labs 官网)

媒体联络窗口与我联系